VivadoのSystemVerilog対応状況(シミュレーション編) のバックアップ差分(No.1)

  • Top / 電気回路 / HDL / VivadoのSystemVerilog対応状況(シミュレーション編)
更新
  • 追加された行はこの色です。
  • 削除された行はこの色です。
[[公開メモ]]

#contents

* 概要 [#rb5f9766]

[[電気回路/HDL/VivadoのSystemVerilog対応状況(合成編)]] につづいてシミュレーション編を

* 参考資料 [#wefbba45]

Vivado Design Suite User Guide - Logic Simulation [UG900 (v2015.3) September 30, 2015]

http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_3/ug900-vivado-logic-simulation.pdf

こちらも頻繁に更新され、どんどん機能が追加されています。

* [#p7de40a2]
Counter: 8163 (from 2010/06/03), today: 4, yesterday: 0