Xilinx Memory Interface Generator (MIG) による DDR2 SDRAM のアクセス は編集できません Top / 電気回路 / HDL / Xilinx Memory Interface Generator (MIG) による DDR2 SDRAM のアクセス 更新 電気回路/HDL/Xilinx Memory Interface Generator (MIG) による DDR2 SDRAM のアクセス は編集できません Counter: 55122 (from 2010/06/03), today: 1, yesterday: 0