Xilinx Memory Interface Generator (MIG) による DDR2 SDRAM のアクセス のバックアップ(No.4)
更新- バックアップ一覧
- 差分 を表示
- 現在との差分 を表示
- ソース を表示
- 電気回路/HDL/Xilinx Memory Interface Generator (MIG) による DDR2 SDRAM のアクセス へ行く。
一旦公開中止 †
このページに書かれていた内容で大間違いをしていたかもしれないので、
確認が取れるまで一旦公開を中止します。
Counter: 55369 (from 2010/06/03),
today: 1,
yesterday: 0