VivadoのSystemVerilog対応状況(シミュレーション編) のバックアップ(No.1)

更新


公開メモ

概要

電気回路/HDL/VivadoのSystemVerilog対応状況(合成編) につづいてシミュレーション編を

参考資料

Vivado Design Suite User Guide - Logic Simulation [UG900 (v2015.3) September 30, 2015]

http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_3/ug900-vivado-logic-simulation.pdf

こちらも頻繁に更新され、どんどん機能が追加されています。


Counter: 5990 (from 2010/06/03), today: 2, yesterday: 0