VivadoのSystemVerilog対応状況(合成編) の履歴(No.1)

Xilinx の最新開発環境 Vivado における System Verilog 対応状況を調べてみました†

System Verilog を学ぶにあたって、とりあえず使える範囲から学ばないと無駄になりそうなので、 という感じです。

"Vivado Design Suite User Guide - Synthesis" UG901 (v2015.2) June 24, 2015 の７章を参考にしています。

Data Type†

• integer_vector_type: bit, logic, or reg
• integer_atom_type: byte, shortint, int, longint, integer, or time
• non_integer_type: shortreal, real, or realtime
• struct
• enum