Xilinx ISE 12.1で気づいた点 のバックアップ(No.5)
更新- バックアップ一覧
- 差分 を表示
- 現在との差分 を表示
- ソース を表示
- 電気回路/HDL/Xilinx ISE 12.1で気づいた点 へ行く。
ModelSim XE が使えない?! †
http://japan.origin.xilinx.com/support/answers/35482.htm
にあるとおり、
ERROR:ProjectMgmt:387 - TOE: ITclInterp::ExecuteCmd gave Tcl result 'can't read "value": no such variable'.
というエラーが出て、ISE から ModelSim XE を起動できません。
ISim もうまく動かない? †
→ この件は私の使い方が悪いのではないかということです。 個人的にはまだ解決できてない(努力してない)のですが、 ISE 12.1 のせいではないということで。
Behavioral 以外のモデルで ISim を起動しようとすると、
ERROR:Simulator:702 - Can not find design unit work.glbl in library work located at isim/work
と出て、うまく動きません。
こちらはネット上で情報を見つけられなかったので、私の環境だけかもしれません・・・
ということで、まともなシミュレーション環境が無くなってしまいました(泣
細かい操作感 †
コードエディターからフォーカスが失われなくなった †
11.5 では一旦他のアプリにフォーカスを写し、 ISE に戻ってきたときにエディターのフォーカスが おかしな所に行ってしまって、マウスでクリックしないと編集を続けられなかったのが、 12.1 では治っています。
Ctrl + → などでのキャレット移動がおかしい †
11.5 まではコントロールキー+矢印キーで正しく単語毎に移動できていたのですが、 12.1 ではおかしな所にキャレットが移動します。
結構しょっちゅう使うので直して欲しいです。。。
検索文字列入力時に全選択されたり、されなかったり †
Ctrl + F で検索したり、Ctrl + R で置き換えたりするときに、 文字列入力の TextBox が全選択状態になってくれないと、 毎回前回の文字列を削除してから新しい文字列を入力しなければならず、面倒です。
11.5 ではほぼいつでもそんな状況だったのですが、 12.1 になって、テキストエディタや Design - Hierarchy などでは ちゃんと全選択されるようになりました。
でもなぜか、Console ウィンドウでは全選択されないままのようです。
コード中に全角文字が入ると ISE が落ちる †
突然起動しなくなりました †
コードの編集中に Ctrl+S で保存した瞬間、砂時計カーソルから戻ってこなくなってしまい、 ISE Project Navigator を強制終了せざるを得なくなりました。
その後、PC の再起動までしたのですが、ISE を起動できない状況が続きます。
ISE のアイコンをダブルクリックしても、ステータスバーの表示が "Loading Library" から、 "Opening Project: ??????.xise" に変わった後、 砂時計カーソルのまま、いつまで経っても画面が変化しません。
その間、_pn.exe が Core 2 duo の片方の CPU を100%使った状態です。
git でバージョン管理をしていたので、???.xise と ???.gise を正常に動作していた時点のものに戻したのですが、状況は改善されませんでした。
なんとか起動する †
regedit で HKEY_CURRENT_USER\Software\Xilinx\ISE\12.1\Project Navigator\Recent Project List1 の値を空にしたところ、ISE Project Navigator を起動することができました。
でも、件の .xise ファイルを開こうとするとやはり固まってしまいます。
新しいプロジェクトを1から作って、そこにファイルを追加していったところ、 ちょうど始めて固まったときに編集していたソースファイルを追加した瞬間、 やはり Project Navigator が固まってしまいます。
どうやら、そのソースファイルが悪いらしい。
12.1 から、ソースファイルをコンパイルしなくても、 メッセージウィンドウにエラーを表示してくれるようになっています。 そのせいで、たまたまコンパイラのバグを突いてしまうとこういう状況に陥るようです。
全角スペースが入っていた †
で、原因は、コードのインデント部分に全角スペースが1つ紛れ込んでいたことでした。
コメント部分であれば問題ないのですが、コード部分に全角文字が入っていると、 ISE が固まるみたいです。
これは・・・日本では致命的なバグですね。
ModelSim XE が起動できない問題もあるので、 一旦 11.5 に戻して、12.2 が出るまで待った方が良いかもしれないと思い始めています。
コメント †
work.glbl はおまじないが足りないと思う †
[アプロ] (2010-06-04 (金) 12:33:32)
トップと、glbl を両方選択し、ロードしないと、エラーになるみたいですよ
回路記述に、 Xilinx 特有のプリミティブを埋め込まないと、いけないんぢゃなかったけ?
- いままでほとんどビヘイビャレベルのシミュレーションだけで何とかやってきてしまったので、Post-Translation 以上のシミュレーションについてはまだまだ勉強しなければならないことがたくさんありそうです。「トップと、glbl を両方選択し、ロード」というのもまだ理解できていないのですが、何とか調べてみようと思います。 -- [武内(管理人)]
- これは、こういうことですか?でもProject Navigatorからシミュレーションしたら、自動的につけてくれるはずだと思います。やはり、どこかおかしい?でしょうね? http://marsee101.blog19.fc2.com/blog-entry-392.html -- [marsee]
単体で起動すればいいんぢゃね(笑) †
[アプロ] (2010-06-04 (金) 12:29:06)
ModelSim XE を単体で起動できませんか?
でも、スターター版は、行数制限があるので、IPとか使うと動作しなくなりますが(笑)
※テストベンチもカウントされるよん(^_^;)
- これは動作しなくなるのではなく、極端に遅くなるだけではないでしょうか? -- [marsee]
- 単体起動を試そうかとも思ったのですが、何と何とを指定して vsim を起動したらいいか、パラメータが分からず頓挫しました。ISE の古いバージョンで .tdo を作って中を見れば単体起動で行けそうですね。 -- [武内(管理人)]
- スターター版のリミット、きついですね。Ethernet 経由でコマンドをやりとりする回路を作っているので、データをUDPパケットで渡して・・・なんてやっていると「動作しない」のと同じくらいの時間が掛かるようになってたり。どこかの時点で製品版が必要になるかもしれません。 -- [武内(管理人)]
- リミット越えると、100倍遅くなるし(笑) vlib work, vlog (コンパイルファイル), vsim だよ。 modelsimのインストールしたフォルダにサンプルがあるから試してみるといいですよ -- [アプロ]
- たっく さんのverilogシミュレータとかではダメですか? とりあえずベクターを参照してくらさい -- [アプロ]
- ザイリンクス版でもリミットがあるので、注意してください。メンターの本当の製品版は大丈夫ですが(^^ゞ -- [アプロ]
- はい Veritak も調べてみようと思います。一方で、内部にデバッグ用のロジアナっぽい回路を仕込み、Block RAM に記録した信号を Ethernet 経由で見るようなことを検討し始めています。デバッグ用に内部回路をつなぎ替えなければならない手間はありますが、LED や Push Button よりはずっと役立ちそうな気がしています(汗 -- [武内(管理人)]
- まあ、Block RAM だと一瞬しか記録できないですけどね。SDRAM が使えるようになれば、かなり長時間にわたって記録できるので、実用的なデバッグツールになりそうです。 -- [武内(管理人)]